本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：形成沟槽填充结构于像素区的衬底中，且沟槽填充结构中的填充材料的侧壁和衬底之间还夹有高K介质层；覆盖缓冲介质层于像素区的衬底表面上；刻蚀缓冲介质层，以形成至少暴露出沟槽填充结构的顶部侧壁外围的部分衬底和/或沟槽填充结构的至少部分顶部的第一开口；填充第一导电金属层于第一开口中，以与暴露出的部分衬底和/或沟槽填充结构电性连接；形成金属栅格层于缓冲介质层上且与第一导电金属层电性连接。本发明的技术方案使得金属栅格层与暴露出的部分衬底和/或沟槽填充结构电性连接，进而使得能够对半导体器件进行电学性能方面的优化和改善。