本发明提供一种基于FinFET工艺的标准单元衬底‑耦合电容版图结构，由第一至第四版图区域构成；包括有源区、鳍片层、金属0层、接触孔层、金属1层、金属0层切断层、多晶硅层、多晶硅边沿定义层、多晶硅切断层；多晶硅层为数个等间距排放的条形结构；第一至第四版图区域中的多晶硅层与有源区重叠区域用所述多晶硅边沿定义层贴合包围。本发明在不增加原有版图面积的基础上，增加有源区密度，且同时实现衬底和耦合电容的双重功能。