本发明公开了一种P型半导体器件，包括：栅极结构和形成在栅极结构两侧的半导体衬底中形成有嵌入式锗硅外延层；源区和漏区形成在嵌入式锗硅外延层中；在源漏区的顶部形成有第一接触孔；在第一接触孔的第一开口的底部区域形成有底部接触结构、顶部区域填充有第四金属层；底部接触结构由第二锗硅层和第三锗层叠加而成，第四金属层叠加在底部接触结构之上；底部接触结构为P+掺杂浓度大于嵌入式锗硅外延层的表面的P+掺杂浓度。本发明公开了一种P型半导体器件的制造方法。本发明能降低器件的源漏接触电阻和沟道电阻，提高器件性能。