本发明涉及一种功率MOS器件及其制造方法。所述功率MOS器件包括半导体衬底，半导体衬底的第一表面具有外延层，所述外延层中包括漂移区以及位于所述漂移区上的阱区和源区，半导体衬底的第二表面具有漏极金属层，所述半导体衬底中设置有导电插塞，所述导电插塞的电阻率小于周围所述半导体衬底的电阻率。通过设置导电插塞，不需要将半导体衬底过于减薄即可达到降低导通电阻的效果，有助于在降低功率MOS器件的导通电阻的同时提高器件可靠性。