本发明属于集成电路技术领域，具体为一种由低速物理随机数产生高速物理随机数的方法及装置，包括时钟模块、低速并行随机数阵列模块、吉比特收发器模块；通过并行低速率的物理随机数生器，利用吉比特收发器将低速物理随机数转换为高速物理随机数；本发明通过并行输出速率可控，位宽可调的低速物理随机数发生器实现了单路10Gbps高速物理随机数的输出，该物理随机数发生器的输出序列满足高速、实时产生的同时，具有良好的统计特性；物理随机数发生器所有组成部分全部集成于一块FPGA中，实现了高速物理随机数的小型化和集成化，适应当代通信技术、计算机技术以及芯片技术发展的需求。