本发明提供了一种放电速率依赖可塑性结构及实现方法，包括突触前神经元PRE、突触后神经元POST和SRDP电子突触，所述SRDP电子突触包括四个MOS晶体管和一个双极开关RRAM；其中四个所述MOS晶体管用符号分别表示为M1、M2、M3、M4，所述M1和M2为一组构成M1/M2分支、所述M3和M4为一组构成M3/M4分支，所述M1/M2与M3/M4并联；所述M1/M2、M3/M4、突触后神经元POST及双极开关RRAM相互串联。本发明能够实现放电时间的可塑性；可以在神经网络层面上演示了无监督学习，证明支持了匹配人脑学习能力的混合CMOS/RRAM集成电路的可行性。