本发明应用于半导体集成电路领域，涉及一种基于时间及线性受控延时单元的游标架构ADC，包括单端ADC以及差分ADC，单端ADC包括固定时延发生器以及游标型时间数字转换器；固定时延发生器包括启始信号发生器、固定时延单元和停止信号发生器；固定时延单元为启始信号和停止信号之间设置有固定时延T，START信号上升沿经过START线性受控延时单元传播，并产生对应的时延，START信号与第一级的D类型触发器的D端进行连接；STOP信号上升沿经过STOP线性受控延时单元传播，并产生对应的时延；STOP信号作为触发信号与第一级的D类型触发器的CLK时钟端连接，每一级的D类型触发器的Q端分别输出一个数字码字。