本发明公开了一种位线结构及半导体存储器，包括：基底；位于所述基底上的多条位线，其中，所述位线包括自所述基底起依次叠加设置的接触层和导线层，所述接触层在所述基底上的垂直投影位于所述导线层在所述基底上的垂直投影内，且所述接触层的在横截面的宽度小于所述导线层的在横截面的宽度。由上述内容可知，本发明提供的技术方案，在制作位线结构时将导线层作为掩膜，而后对接触层所在材料结构层进行刻蚀，最终制备得到横截面宽度小于导线层的接触层。由于将导线层作为掩膜而无需单独制备刻蚀接触层时相应掩膜层，进而缩减了位线结构的制程，亦即缩减了半导体存储器的制程，降低了制作成本。