本发明公开了一种适应于功能工程翻新的集成电路建立时序修复方法，本发明提出了一套规范化的设计流程包括网表的工程翻新、物理数据的工程翻新、翻新网表的化简、化简网表的布局布线、逻辑替换、分支连接以及第一次等价性检查，第一次等价性检查通过后再进行分支优化、第二次等价性检查，第二次等价性检查通过再进行位置翻新、绕线翻新。本发明通过设计流程实现新增时序单元的位置合理摆放、时序功能工程翻新后数据路径的重新规划、时序功能工程翻新后绕线资源的重新分配，从而以加速工程翻新后物理设计中建立时序的修复，减少功能工程翻新带来的设计周期开销。