本发明涉及功率半导体技术领域，公开了一种适合集成的碳化硅LDMOS器件及其制造方法。该器件包含N型高掺杂衬底，其上方依次为一P型外延隔离埋层，一N‑型轻掺杂漂移区。在漂移区顶部，分布有一P‑阱区，一P+基区，一N+源区，一P‑RESURF区和一N+漏区。其中，P+基区，N+源区位于P‑阱区内部。在P‑阱区和N+漏区之间为P‑RESURF区，紧贴N+漏区。漂移区之上为一栅氧化层，覆盖P‑阱区和N+源区嵌套形成的沟道区域以及P‑RESURF区。该新型碳化硅LDMOS器件具有高阻断电压、低导通电阻等特点，且其工艺与目前垂直结构碳化硅MOSFET完全兼容，便于制备碳化硅功率集成电路。同时该器件引入RESURF技术，提升器件击穿电压，降低器件导通电阻。