本发明公开一种叠状电容制作方法及半导体器件，其中方法包括如下步骤：在底层金属层上制作第一介电层；在第一介电层进行开第一通孔；在第一通孔和第一介电层上制作中间具有间隔槽的中间层金属；在间隔槽和中间层金属上制作第二介电层；在第二介电层开设第二通孔，第二通孔置于第一通孔上方；在第二介电层和第二通孔内制作顶层金属，顶层金属与第一金属层在第一通孔处连接。上述技术方案可以获得高电容密度的叠状电容。节省芯片面积。