本申请公开了一种半导体器件及其制造方法，该半导体器件包括：衬底；外延层，位于衬底上；栅介质层，位于外延层上；栅极，位于栅介质层上；源区与漏区，分别位于栅极两侧；漂移区，位于外延层中，并与栅极的一侧相邻，漂移区与漏区位于栅极的同一侧；以及屏蔽环，至少覆盖漂移区与栅极相邻的部分，半导体器件还包括位于漂移区中的第一掺杂区，第一掺杂区与屏蔽环的位置对应，其中，衬底与外延层为第一掺杂类型，源区、漏区、漂移区、以及第一掺杂区为第二掺杂类型，第一掺杂区的掺杂浓度大于漂移区的掺杂浓度。该半导体器件通过在漂移区中设置第一掺杂区从而提高了半导体器件的击穿电压，同时降低了器件的导通电阻，优化了半导体器件的性能。