本发明涉及一种测试结构，涉及半导体集成电路，通过同时制造多组带P阱的NMOS、带N阱的PMOS和不带阱的PMOS和不带阱的NMOS半导体器件，且各组半导体器件间的沟道长度不同，并测试至少一组半导体器件的带阱掺杂的器件的阈值电压和不带阱掺杂的器件的阈值电压，得到阈值电压数据库，分析阈值电压数据库得到阱掺杂对阈值电压的影响；提取每组带阱掺杂器件的沟道载流子迁移率和不带阱掺杂器件的沟道载流子迁移率，得到沟道载流子迁移率数据库，分析沟道载流子迁移率数据库得到阱掺杂对沟道载流子迁移率的影响，如此，可评估阱掺杂对器件阈值电压(Vt)和沟道中载流子迁移率(Ion/Ioff)的影响，且成本低，节约资源。