本发明的实施方式提供一种能够以节省存储器的方式安装神经网络的半导体集成电路。实施方式的半导体集成电路具备：交叉点型的存储单元阵列(11)；输入部(12)，连接于向存储单元阵列(11)的输入；以及输出部(14)，连接于自存储单元阵列(11)的输出。存储单元阵列具备：多条字线(WL)；多条位线(BL)，与多条字线交叉；以及多个电阻变化型的存储单元(MC)，分别形成在字线(WL)与位线(BL)的交叉点。输入部(12)具备：存取控制部，按时间序列控制以矩阵表示的数据的向存储单元(MC)的存取；以及驱动器，对连接于数据的存取地的存储单元(MC)的字线(WL)施加与该数据的值对应的电压。输出部(14)具备多个保持电路，保持位线(BL)的输出电平的在时间序列中的代表值。