本发明公开了一种CMOS集成工艺BJT结构，包括：硅衬底上并列排布的P阱和N阱，P阱和N阱临界处形成有第一浅沟槽隔离，P阱中形成有第二浅沟槽隔离，第一和第二浅沟槽隔离之间的P阱中形成有第一P+掺杂区，第一浅沟槽隔旁侧的N阱中形成有第一N+掺杂区，第二浅沟槽隔离另一侧的P阱中形成有第二N+掺杂区，第二N+掺杂区上形成有并列的第一电极和金属硅化物阻挡层，第一P+掺杂区上形成有第二电极，第一N+掺杂区上形成有第三电极；在源漏区离子注入工艺前沉积平坦层，进行源漏区离子注入，沉积金属硅化物阻挡层并进行金属硅化物阻挡层刻蚀，形成第一电极～第三电极。本发明还公开了CMOS集成工艺BJT制造方法。本发明能提高晶体管电流增益均一性，能实现电流增益的精准调节。