本发明公开了一种用于机器学习去相关运算的并行处理架构和集成电路芯片，包括去相关单元，包括两个输入通道和两个输出通道，其用于对输入通道输入的数据向量进行去相关运算后经输出通道输出；并行处理架构包括N‑1层去相关单元，每一层包括N个去相关单元，临层去相关单元错位设置，交叉连接；首层去相关单元的输入端设有N个输入数据向量，每个输入数据向量输入相邻或首尾两个去相关单元；末层去相关单元的输出端设有2N个输出数据向量，N为大于2的整数。本发明最大化可创建的输出通道的数量；以流水线的方式，利用并实现了最大数量的对称，来执行所有必要的计算；为交叉检查最终输出数据的准确性和一致性提供了实用、系统的方法。