本发明涉及一种提取版图不同模块连接关系的方法，是通过验证工具CalibreLVS提取模块间连接关系信息后实现，主要有：使用集成电路版图编辑工具，把需要提取连接关系的两个或者两个以上的模块调入并打开，其中所述模块内部label采用可区别标签、并保证其内部通过LVS；操作界面中加入上述模块各cell相互之间的连接线；复制所述模块内部label到模块之间连接线对应的位置；打开calibre验证工具，进行LVS检查；根据该检查结果产生的“top.LVS.report.shorts”文件来编写脚本文件，可统计并提取出上述模块间连接关系。本发明所用方法效率及准确高。