本发明提供一种用于异构双处理器系统芯片的调试方法及系统。所述系统包括所述系统芯片的主处理器和协处理器、用于实现所述主处理器访问至少一个外部设备的主系统总线以及用于实现所述协处理器访问所述至少一个外部设备的使能总线，所述协处理器，用于在系统上电复位后先执行系统引导程序，以完成系统底层的初始化，并通过系统引导程序中的跳转点进入所嵌入的调试shell执行测试例程，以完成对所述系统芯片的外围接口和关键逻辑部件的模拟验证。本发明通过采用协处理器来运行测试例程以完成对芯片外围接口和关键逻辑电路的调试，能够减少仿真资源的消耗和测试时间，从而能够避免由主处理器来运行测试例程所带来的测试控制复杂、测试时间过长以及仿真资源消耗大的问题。