本发明提供了一种介电质层中的空洞检测方法及半导体器件的制造方法，所述介电质层中的空洞检测方法包括：首先，提供一具有介电质层的衬底，所述介电质层中形成有多个导电接触插栓；然后，去除部分厚度的所述介电质层，以暴露出所述导电接触插栓部分高度的侧壁；最后，扫描具有暴露出的所述导电接触插栓的侧壁的所述衬底的表面，以检测相邻的所述导电接触插栓的侧壁之间是否存在桥接缺陷，所述桥接缺陷的位置为所述介电质层沉积时产生空洞的位置。本发明的技术方案能快速准确地检测出所述介电质层中的桥接缺陷的位置和数量，以获得所述介电质层中的空洞的位置和数量，进而加快了半导体器件的研发进度及提升了半导体器件的良率，最终节省了成本。