在第一方面，本发明涉及一种集成电路，包括：i.主衬底(100)；ii.可任选地，覆盖主衬底(100)的第一层(200)，该第一层(200)可任选地包括第一晶体管(210)；iii.覆盖主衬底(100)和第一层(200)(若存在)的第二层(500)，该第二层(500)包括第二晶体管(510)；以及iv.屏蔽第二晶体管(510)免受电磁场影响的电磁屏蔽结构(600)，包括：‑底部(610，611)，所述底部在第二晶体管(510)下面，并且被包括在主衬底(100)、第一层(200)(若存在)或第二层(500)中，‑横向定界第二晶体管(510)的一个或多个侧面(620，621，622)，以及‑可任选地，覆盖第二晶体管(510)的顶部(630)；其中底部(610，611)、一个或多个侧面(620，621，622)中的每一者、以及(若存在)顶部(630)各自包括独立地由或导电材料或富陷阱材料组成的至少一个屏蔽元件。