本实用新型公开了一种记忆体测试电路和集成电路芯片测试系统，涉及集成电路测试技术领域。该记忆体测试电路包括驱动器、减法器和接收器。具体的，驱动器可以用于响应来自测试机的测试指令经由待测器件的单传输线向待测器件发送第一信号；减法器可以用于接收第一信号以及待测器件响应第一信号而产生并经由单传输线发送的第二信号，将第二信号减去第一信号以得到第三信号并输出；接收器可以用于接收第三信号并将第三信号发送至测试机。本公开可以解决由于单传输线传输信号以及信号传输的延迟而造成驱动器输出的信号干扰接收器接收的信号的问题。