本发明公开了一种具有局限单元的三维存储器和制造集成电路的方法，多个存储单元于一交叉点阵列中，在交叉点阵列中的存储单元叠层包括串联的一开关元件、一导电势垒层、及一局限单元结构，且具有多个侧边于对应的交叉点的交叉点区域内对准。局限单元结构包括多个表面活性间隔物位于交叉点区域中，且这些表面活性间隔物具有多个外侧表面位于叠层的一对相对侧边上，以及可编程电阻存储材料的一主体局限于此些表面活性间隔物的多个内侧表面之间。此些存储单元可操作如一三维阵列中的多阶存储单元。