本发明公开了一种集成电路相移掩模制造方法，包括如下步骤：曝光、烘烤、显影、铬蚀刻、去胶、铬条宽量测、评估计算加蚀刻时间、金属层保护工艺、加蚀刻、去胶、相移层蚀刻、涂胶、曝光、显影、蚀刻、去胶、清洗、图形检测、贴膜、颗粒检测、包装出货。本发明的集成电路用相移掩模制造方法，在现有的制作流程中增加铬条宽量测，通过对相移层蚀刻前金属层条宽进行测量，通过铬条宽评估是否需进行加蚀刻，若需要进行加蚀刻则需进行金属层保护工艺、加蚀刻工艺，实现对相移掩模最终条宽偏差的控制，从而克服现有流程去胶后条宽异常造成报废。