本实用新型公开了一种双芯片程序更新装置，其能够避免芯片间数据透传引入的时间延迟以及可能的数据传输解析错误。一种双芯片程序更新装置，包括：第一芯片、第二芯片及用于存储需要更新的程序数据的外扩存储器；还包括：第一缓冲电路，其连接于第一芯片和外扩存储器之间；第二缓冲电路，其连接于第二芯片和外扩存储器之间；在第一芯片更新状态时，第一芯片通过第一缓冲电路和外扩存储器连通以获取需要更新的程序数据，第二芯片和外扩存储器断开；在第二芯片更新状态时，第二芯片通过第二缓冲电路和外扩存储器连通以获取需要更新的程序数据，第一芯片和外扩存储器断开；还包括用于在第一芯片更新状态和第二芯片更新状态之间切换的非门电路。