本发明公开了一种无除法器的除三电路，电路中的Esum加法器用于对二进制数据中位于偶数位的各个二进制数进行相加从而得到加数Esum。Osum加法器用于对二进制数据中位于奇数位的各个二进制数进行相加从而得到加数Osum。第一多路选择器用于比较加数Esum和加数Osum，若加数Esum大于等于加数Osum，则计算加数Esum和加数Osum的差，并将加数Esum和加数Osum的差进行输出，若加数Esum小于加数Osum，则计算加数Osum和加数Esum的差，并将该差值左移1位，从而得到加数Osum和加数Esum的差的两倍，并将其进行输出。该无除法器的除三电路能够节约硬件资源、降低功耗以及成本。