本发明公开了一种基于FC的高效数据交换方法，包括：利用FPGA设计FC协议中FC‑0层的高速串行数据到低速并行数据的转换模块，该模块能够将高速串行数字信号转换成相对低速的并行数据，同时通过设计的状态机完成参考时钟的去抖、锁定和恢复；利用FPGA设计FC协议中FC‑1层的8b/10b编解码、传输字边界对齐以及传输字合法性检测、原语检测、接收器状态机、FC端口状态机和发送器状态机的控制，以保证FC端口状态的跳转；利用FPGA设计FC协议中FC‑2层的帧协议解析模块，该模块能够完成帧协议的解析、注册和注销、缓冲区到缓冲区的流量控制，以保证帧传输的合法性。