本发明公开了基于软件自测试技术的慢速外设高效测试架构及方法，属于处理器测试的技术领域。本发明采用伪随机数生成程序模拟线性反馈移位寄存器以生成满足各慢速测试要求的测试图形，消除了增加额外特定测试硬件电路的需求，可灵活配置本原多项式，运用微处理器自身指令集完成测试图形的产生和施加，并依据长等待测试组优先测试原则排列各慢速外设测试组的测试顺序，使得多个外设的总测试时间能够尽量地缩减，提高处理器的空闲利用率。