本发明公开了一种基于SRAM型存储器的物理不可克隆函数响应纠错电路，包括：编码模块用于将物理不可克隆函数的响应结合由随机数组成的密钥序列通过特定的编码规则映射成唯一对应的位置码序列；解码模块用于将物理不可克隆函数的响应结合原有的位置码序列反映射还原出密钥序列；控制模块实现编码和解码之间的转换、时序和地址的生成、各模块电路之间的线路控制和计算编码前密钥和解码后密钥之间的相似度的功能。本发明克服了SRAMPUF响应的不稳定性，将不稳定的SRAMPUF响应输出转换为稳定的密钥和位置码之间的映射关系，从而实现了硬件身份的认证，提高了身份认证的安全性，简化了认证过程，提高了认证效率，降低了硬件成本。