本发明涉及一种用于全数字接收机的并行符号同步方法及其系统。所述方法包括：对输入数据进行串并转换，以定长帧为单位输出并行信号；根据插值参数和结构指示信号，通过并行流水线结构的插值滤波器对并行信号插值；利用Gardner算法获取平均定时误差信号；对平均时钟误差信号进行滤波，得到控制信号；根据控制信号更新插值参数以及结构指示信号；根据结构指示信号输出符号帧以及输出指示信号。本发明适用于通信符号率远高于接收系统主频的高速数字接收机，以低速的控制流完成符号同步，降低高速通信系统对接收机主频的要求。