本发明公开了一种基于电力载波通信芯片ADC的结构。该ADC结构具有三级或三级以上的子电路。流水线Stage1包含一个Sub‑adc、Sub‑dac和余量放大器RA电路。流水线Stage1的跟随相位只占整个采样周期的一小部分，三分支二的时间被用于余量放大器的输出建立。流水线Stage2除了包含上述流水线Stage1的子电路外，还包括两个信号通路chA、chB。在固定的采样率下，通过增加流水线Stage1余量放大器的建立时间，来降低运放单位带宽增益积要求，从而减小流水线Stage1的运放的功耗。最终实现ADC的低功耗设计。