本发明公开了一种基于压控延迟线的锁相环频率合成器环路补偿方法，提出基于压控延迟线的环路补偿结构，以较小的芯片面积和很低的功耗代价，产生一个零点做环路稳定性补偿，该零点代替了传统结构中由二阶滤波器R0和C0产生的零点1/R0C0的作用，从而可以显著减小二阶滤波器中R0和C0，同时依然能够实现环路稳定，且带宽保持不变，如图1所示。同时，理论分析表明，基于压控延迟线环路补偿的PLL频率合成器，压控延迟线模块带入的噪声由于环路的低通特性而得到抑制，因而对输出相位噪声的影响很小。