本发明首次公开了一种通用于5GLDPC码的高吞吐率、低复杂度的译码器架构。首先，利用5GLDPC码基矩阵的部分正交性，采用层合并技术减少了时钟周期数，同时降低了校验信息存储器的面积消耗。其次，由于5GLDPC的行重非常不规则，采用了一种分布式存储结构来降低存储资源消耗。最后，为解决大规模读取和写入互联网络带来的高延迟、高复杂度问题，采用移位结构来实现软消息存储器，大大降低了互联网络的输入输出个数。此外，还在互联网络中应用了信息重排列来优化其内部架构。相较于常规的设计，本发明所公开的译码器的面积大大降低，并且能够提供更高的吞吐率，将吞吐率‑面积比提升至原来的2.68倍。