本发明属于电路设计技术领域，具体涉及一种基于高速动态比较器的随机信号发生电路，其利用高速动态比较器在精度范围内输入信号的随机性原理，并利用时钟信号对比较器输入信号产生的噪声干扰，实现在比较器输出端得到一个随机信号。利用多个同样的电路模块设计可以组成任意位数的随机数发生电路，并用于芯片设计使用。本发明的技术优势在于：采用高速动态比较器电路在输入信号与参考信号之间信号差小于比较器精度时，高速动态比较器输出电平随机翻转的特性产生真随机信号。采用数字电路开关噪声对比较器输入端进行干扰，通过引入随机噪声干扰，提高整个电路工作的稳定性和结果的真随机性。