本发明公开的属于AD型集成电路AD采样通道的设计技术领域，具体为一种防止AD采样通道漏电的设计方法，该防止AD采样通道漏电的设计由PMOS1、PMOS2、PMOS3和NMOS1、NMOS2、NMOS3组成，本发明传输门结构，由PMOS1、PMOS2、PMOS3和NMOS1、NMOS2、NMOS3组成，通过PMOS3和NMOS3可以阻止漏电流从PAD流入OUT端，在PAD输入信号高于电源电压VDD或者PAD输入信号小于0V时，不会引入漏电流到AD模块内部，从而解决了该情况下AD转换结果不准的问题。