本发明属于集成电路技术领域，具体为一种抑制参考杂散的注入锁定时钟倍频器。本发明包括：频率锁定单元、相位锁定单元、延时校正单元、注入脉冲产生电路、注入锁定数控振荡器和时钟与快照产生电路；频率锁定单元用于控制输出时钟信号的频率；相位锁定单元用于锁定输出时钟信号的频率和相位；延时校正单元用于降低相位误差路径上的延时；注入锁定数控振荡器用于产生输出高频时钟信号；时钟与快照产生电路用于将振荡器的高频时钟信号转换成低频率的快照信号。本发明由参考时钟信号生成脉冲信号，通过向振荡器中注入该稳定的低频脉冲信号，相位锁定和延时校正，使振荡器锁定在目标频率，输出时钟信号具有较低的相位噪声和参考杂散。