本发明揭示了一种斩波时序电路，由离散时间的开关S1、S2、S1d、S2d、CHOP_S1、CHOP_S2，电容C1、C2和OTA电路相接构成，其特征在于OTA电路内设有成对的PMOS管、NMOS管及共模反馈时钟的开关S1P、S2P，电容C3、C4，其中开关S1P的时间序列主体与开关S1、S1d的时间序列一致，开关S2P的时间序列主体与开关S2、S2d的时间序列一致，且开关S1P、S2P在开关CHOP_S1、CHOP_S2的跳转时刻保持状态，在开关CHOP_S1、CHOP_S2的跳转完成后的下一个时序周期对应跟随开关S1、S2。应用本发明的斩波时序电路设计，消除了开关电容共模反馈引起的电荷注入误差，减小了对OTA电路带宽的要求和整体功耗，同时减小了OTA电路在斩波时的建立时间。