本发明公开了一种超低抖动耦合式倍频延迟锁相环电路，该电路包括单转双模块、逻辑选择器、分频器、4选2开关、压控延迟链、负载切换模块、可控鉴相器、静态相位误差消除模块、电荷泵、鉴相启动和系统启动模块。所述可控鉴相器，采用Sel控制信号按需实施鉴相处理，以消除反馈通道中原有分频器引入的延时失配。所述静态相位误差消除模块，有效消除了进入鉴相器的两个鉴相信号的相位误差，提高了参考时钟与输出反馈信号对准的精度。所述负载切换模块，可使电路在工作模式切换时维持输出反馈端负载不变，确保了输出反馈信号鉴相位置的准确性。在高精度参数时钟的精准注入下，输出信号抖动积累的消除，可逼近理想延迟锁相环的低抖动性能。