本发明公开了一种基于冻结比特对的极化码编码方法及极化码串行抵消译码方法和电路，整个编码流程主要可以分为信道极化、子区间划分、子区间评测、信息位预设值、冻结比特对设置、比特混合和矩阵运算；而译码电路包括：初始似然值预处理模块、控制状态模块、部分和项计算模块和MPE计算网络模块。本发明进一步降低译码延迟，提高数据吞吐率和减少硬件资源消耗，改善译码器的整体性能。