本发明公开了一种基于数字锁相环的扫频信号源。扫频信号源在信号处理和测试端口网络中其有广泛的应用，扫频源系统的稳定性和准确性直接影响到被测信号的准确程度。本发明基于鉴相器芯片和压控振荡器及变容二极管等构成数字锁相环。产生可数控输出在80MHz至118MHz的方波，从而实现可软件控制的扫频输出单元。发明采用ARM为核心处理器，通过SPI接口与鉴相器芯片进行连接通信。在人机界面的控制下，设定扫频参数，控制鉴相器芯片扫频输出。压控振荡器经过低通滤波器和自动增益控制PGA得到最终的扫频输出，输出扫频信号稳定。扫频信号源系统基于DPLL为理论基础可以结合DPLL的优势，减少模拟器件的数量和调试难度。相对于传统的扫频信号源减少了相对的体积和提高其自动化程度。利用DPLL相对于DDS提高了精度、反应速度，同时大大降低了成本。