本发明公开了一种多路并行输入并行处理FIR滤波方法及滤波器，将N路并行输入数据按分组延迟方法进行延迟后送入N组缓存移位寄存器中，缓存移位寄存器按照并行移位法进行移位后，再N组移位寄存器中数据同时送入N路并行滤波模块，得到的N个点分别作为N路滤波数据中的一个点，重复上述步骤，直到获得全部滤波数据。本发明提供的方法提高了FPGA处理高速信号的频率范围，能够解决现在及未来高速及超高速信号在FPGA中的滤波问题。