本申请案涉及一种数字锁相环及其实施方法。锁相环PLL(90)包含：模拟锁相环(105)，其用来生成输出时钟；滤波器(103)，其经耦合到所述模拟锁相环(105)；及时数转换器TDC(100)，其接收参考时钟及反馈时钟。所述反馈时钟是从所述输出时钟导出。所述TDC(100)生成数字输出值。所述PLL(90)还包含耦合到所述TDC(100)的循环滑移检测器电路(102)。所述循环滑移检测器电路(102)基于所述数字输出值而检测循环滑移且将所述数字输出值调整达对应于所述参考时钟的周期的整数倍的第二数字值。