一种基于延迟结合数字逻辑运算的脉冲展宽电路，包括ARM、FPGA、延迟模块和逻辑单元；ARM连接FPGA，延迟模块和逻辑单元均与FPGA连接，延迟模块和逻辑单元连接，延迟模块和逻辑单元结合进行脉冲整形实现脉冲展宽；ARM系统用于实现串口和TCP/IP通信，ARM接收到命令数据之后通过内部的串行总线发送给FPGA；FPGA驱动延迟模块实现对脉冲信号的延迟，采用高速可编程逻辑门作为逻辑单元，两者配合完成数字逻辑脉冲整形，对脉冲信号进行脉宽展宽。