本发明涉及CMOS集成电路设计领域，具体涉及一种带斩波稳定的ΣΔ型和SAR型混合型ADC。由ΣΔADC、SARADC、MSB/LSB组合逻辑组成；采用两级量化方式，由ΣΔADC对输入信号进行粗量化，产生的数字信号作为模数转换的高位MSB，ΣΔADC积分器模拟输出作为SARADC的输入，SARADC进行细量化，产生的数字信号作为模数转换的低位LSB。SARADC由N‑bitDAC、比较器部和逐次逼近寄存器部组成；N‑bitDAC部分具有乘2功能，采样输入信号时由两个相等的电容进行采样，位转换时只由一个电容完成。本发明有效地消除失调和低频噪声，获得极低的误差和漂移；并在传统的采样基础上，增加了对输入信号的采样控制开关，使得转换完成后积分器的输出范围满足后续SARADC输入范围的要求，适用于混合型ADC电路中。