本发明公开了一种基于并联结构的数模转换器DAC，包括FPGA，基准电源，N‑1个基准电源DAC，N‑1个驱动运算放大器，N个子DAC，N个运算放大器和加法器模块，FPGA生成数字信号并划分成N个子数字信号分别发送给N个子DAC，并控制基准电源DAC的输出电压幅度，基准电源生成基准电压发送给第1个子DAC和基准电源DAC，基准电源DAC生成其他N‑1个子DAC的基准电压并发送给驱动运算放大器，驱动运算放大器用于提升基准电压的驱动能力，将得到的信号作为其他N‑1个子DAC的基准电压，N个子DAC分别对子数字信号进行数模转换，得到的模拟电流信号经运算放大器转换为模拟电压信号再由加法器模块相加进行输出。本发明通过子DAC并联并累加输出，以低分辨率的子DAC实现高分辨率DAC。