公开了一种用于锁存输入数据的电路、芯片、电子产品及方法。根据本公开内容的一个实施例，该电路包括：第一充放电控制单元、延迟单元以及包括第二节点的第二充放电控制单元；其中延迟单元被构造成：在要将第二节点保持在第一逻辑状态的单个时钟周期内，由延迟单元延迟时钟信号使得第二节点在时钟信号翻转为第一逻辑状态之后处于放电状态的放电时间段的长度在预定阈值与零之间。该电路、芯片、电子产品和方法至少能实现如下效果之一：降低电路工作过程中的IR压降，以及提高触发器的使用密度。