带斩波稳定的适用于混合型ADC结构的ΣΔADC，属于CMOS集成电路设计技术领域。由输入信号采样部、参考电压采样部、积分信号建立部、比较器和计数器组成。本发明采用带斩波稳定的ΣΔADC结构，对内部的整个模拟信号通路进行斩波，有效地消除失调和低频噪声，获得极低的误差和漂移。本发明在传统的采样基础上，增加了对输入信号的采样控制开关，并在传统的双相不交叠时钟clk1和clk2基础上，增加两相不交叠时钟sel_in和sel_vcm；clk1和clk2的周期数为2M+1，M是ADC的数字输出位数，sel_in和sel_vcm的周期数为2M。在完成一次模数转换过程中对输入信号的积分次数为2M次，对参考电压的积分次数为2M+1次，使得转换完成后积分器的输出范围满足后续SARADC输入范围的要求，适用于混合型ADC电路中。