本发明提供一种基于量子系统锁频的装置，属于原子标频技术领域。包括DDS单元和微处理器，所述DDS单元包括MCLK引脚、FSELECT端、频率控制寄存器、PSEL0调节端和PSEL1调节端、FSYNC引脚、SCLK引脚和SDATA引脚，DDS单元通过所述MCLK引脚和外部时钟源连接；FSELECT端为键控调频信号输入端；频率控制寄存器用于保存通过编程方式预设的频率值F0、F1；PSEL0调节端和所述PSEL1调节端都接地；若所述FSYNC引脚为低电平时，则所述DDS单元处于通讯状态；所述DDS单元通过所述FSYNC引脚、所述SCLK引脚和所述SDATA引脚来完成与外界的通讯时序；微处理器用于将所述频率控制寄存器中的所述频率值写入所述DDS单元的缓冲区中。本发明达到了能够避免晶振频率拉偏的技术效果。