本发明公开了一种迟滞电路，包括第一MOS第一端和第二MOS第一端连接该迟滞电路的第一端,第一MOS第二端连接第一电阻第一端，第一电阻第二端连接第二电阻第一端，第二电阻第二端连接该迟滞电路的第五端，第二MOS第二端连接第三MOS第一端，第一MOS第三端、第二MOS第三端和第一电阻第一端连接该迟滞电路的第二端，第三MOS第二端和第一MOS第二端连接该迟滞电路的第四端，第三MOS第三端连接该迟滞电路的第三端。本发明还公开了一种具有所述迟滞电路的上电复位结构。本发明的迟滞电路能提供稳定迟滞窗口。本发明的上电复位结构具有稳定Vtrigger的窗口，具有灵活调节RESET脉宽能力，且在电源短时间内断电并上电的情况下，能输出预设脉宽RESET正脉冲。