本发明公开了一种基于CPLD的旋变激磁信号定频锁相的方法。使用本发明能够实现定频锁相，且降低旋变驱动电路的功耗，提高系统的可靠性和精度。本发明通过对DSP与CPLD的硬件电路设计、CPLD的顶层模块设计，以及时序设计，产生了非连续的锁相激磁频率，提高了系统采集的精度，降低了激磁驱动电路的功耗，提高了可靠性，兼容性强，便于伺服系统的一体化设计。解决了以往伺服电路中激磁信号产生电路复杂，激磁信号连续不可控、采集精度差，成本高，不便于一体化设计的技术难题。