本发明涉及一种可配置的并行BCH纠错编码方法，其中，包括：预处理包括：确定编码配置：信息位数k，校验位数r，码字长度n，纠错位数t以及本原多项式f(x)；计算参数：生成多项式g(x)；生成多项式矩阵Tg，校验计算矩阵Tg(p‑1)；生成计算处理电路。进行编码计算，包括：信息位数据并行输入；计算校验位数据；判断是否输入完毕，如果是，则输出信息位数据M(x)，否则输出校验位数据S(x)。本编码方法实现了数据的并行化输入与输出，等比例的减少了处理流程的时间消耗，显著提高了编码处理效率。